CY7C1565KV18-500BZXC

De CY7C1565KV18-500BZXC is een 1,8 V synchrone pijplijn SRAM, uitgerust met QDR II+ architectuur. Net als de QDR II-architectuur, bestaat de QDR II+-architectuur uit twee afzonderlijke poorten: de leespoort en de schrijfpoort voor toegang tot de geheugenarray. Diepte-uitbreiding wordt bereikt met poortselecties, waardoor elke poort onafhankelijk kan werken.

De leespoort heeft speciale data-uitgangen om leesbewerkingen te ondersteunen en de schrijfpoort heeft speciale data-ingangen om schrijfbewerkingen te ondersteunen. De QDR II+-architectuur heeft aparte data-ingangen en data-uitgangen om de noodzaak om de databus die bestaat met gewone I/O-apparaten volledig te 'turnaround' te maken, volledig te elimineren.

Elke poort is toegankelijk via een gemeenschappelijke adresbus. Adressen voor lees- en schrijfadressen zijn vergrendeld op afwisselend stijgende flanken van de ingangsklok (K). Toegangen tot de QDR II+ lees- en schrijfpoorten zijn volledig onafhankelijk van elkaar. Om de gegevensdoorvoer te maximaliseren, zijn zowel de lees- als de schrijfpoort uitgerust met DDR-interfaces.

Elke adreslocatie is gekoppeld aan vier 36-bits woorden (CY7C1565KV18) die achtereenvolgens in of uit het apparaat barsten. Omdat gegevens bij elke stijgende flank van beide ingangsklokken (K en K) in en uit het apparaat worden overgedragen, wordt de geheugenbandbreedte gemaximaliseerd terwijl het systeemontwerp wordt vereenvoudigd door het elimineren van 'turnarounds' van de bus.

Producteigenschappen