CY7C1565KV18-550BZXC

CY7C1565KV18-550BZXC behoort tot 72-Mbit QDR® II+ SRAM Four-Word Burst Architecture (2.5 Cycle Read Latency) van elektronische componenten van Cypress. De CY7C1565KV18-550BZXC is een synchrone pijplijn Burst SRAM uitgerust met een leespoort en een schrijfpoort. De leespoort is bestemd voor leesbewerkingen en de schrijfpoort is bestemd voor schrijfbewerkingen.

Gegevens stromen het SRAM binnen via de schrijfpoort en stromen naar buiten via de leespoort. Deze apparaten multiplexen de adresinvoer om het aantal benodigde adrespinnen te minimaliseren. Door afzonderlijke lees- en schrijfpoorten te hebben, elimineert de QDR II+ de noodzaak om de databus te 'omdraaien' en vermijdt elke mogelijke dataconflict, waardoor het systeemontwerp wordt vereenvoudigd. Elke toegang bestaat uit vier 36-bits gegevensoverdrachten in het geval van CY7C1565KV18-550BZXC, in twee klokcycli.

Producteigenschappen

Type	Belangrijkste productkenmerken:
CY7C1565KV18-550BZXC	Aparte onafhankelijke lees- en schrijfgegevenspoorten
	550 MHz klok voor hoge bandbreedte
	Burst van vier woorden voor het verminderen van de frequentie van de adresbus
	Beschikbaar in een latentietijd van 2,5 klokken

product beschrijving

De CY7C1565KV18 is een synchrone SRAM met pijplijn van 1,8 V, uitgerust met QDR II+-architectuur. Net als de QDR II-architectuur, bestaat de QDR II+-architectuur uit twee afzonderlijke poorten: de leespoort en de schrijfpoort voor toegang tot de geheugenarray. De leespoort heeft speciale data-uitgangen om leesbewerkingen te ondersteunen en de schrijfpoort heeft speciale data-ingangen om schrijfbewerkingen te ondersteunen.

Diepte-uitbreiding wordt bereikt met poortselecties, waardoor elke poort onafhankelijk kan werken. Alle synchrone ingangen passeren ingangsregisters die worden bestuurd door de K- of K-ingangsklokken. Alle data-uitgangen gaan door uitgangsregisters die worden bestuurd door de K- of K-ingangsklokken. Schrijfbewerkingen worden uitgevoerd met synchrone, zelfgetimede schrijfcircuits op de chip.